Järjestikuse loogika ahel
Järjestikused loogikaahelad on kombineeritud loogikaahelad koos mäluüksustega. Need ahelad ei sõltu väljundi andmiseks täielikult sisendolekutest. Need on kaheolekulised loogikaahelad, mis tähendab, et need ahelad suudavad hoida väljundit pidevalt kõrgel '1' või madalal '0' isegi siis, kui sisendid aja jooksul muutuvad. Väljundolekut saab muuta ainult käivitusimpulsi rakendamisega järjestikustes ahelates.
Järjestikuse vooluringi põhikujutis on näidatud allpool:
Järjestikuste vooluahelate klassifikatsioonid
Järjestikused ahelad jagunevad nende käivitusolekute alusel, nagu allpool mainitud:
- Sündmuspõhised järjestikused vooluringid
Need kuuluvad asünkroonsete järjestikuste loogikaahelate perekonda. Need on kellata ja võivad sisendi vastuvõtmisel kohe töötada. Väljund muutub kohe sisendikombinatsiooniga. - Kellaga juhitavad järjestikused vooluringid
Need kuuluvad sünkroonsete järjestikuste loogikaahelate perekonda. Need järjestikused ahelad on kellaajamiga. See tähendab, et sisendkombinatsioonidega töötamiseks ja väljundi tootmiseks on vaja kellasignaali. - Impulss juhitav järjestikune ahel
Need järjestikused ahelad võivad olla kellaajamiga või kellata. Tegelikult ühendavad need nii sündmuste kui ka kellaga juhitavate järjestikuste ahelate omadused.
Mõiste 'sünkroonne' tähendab, et kella signaal võib muuta järjestikuse vooluahela olekuid ilma välist signaali rakendamata. Asünkroonsetes ahelates olles on vooluahela lähtestamiseks vaja välist sisendsignaali.
Mõiste 'tsükliline' tähendab, et osa väljundist suunatakse tagasi sisendisse tagasiside teel. Kuid 'mittetsükliline' on tsüklilisuse vastand, mis tähendab, et järjestikustes ahelates pole tagasisideteid.
Järjestikuste vooluahelate näited – riivid ja klambrid
Nii riivid kui ka klapid on järjestikused ahelad, mille tööpõhimõtetes on teatud erinevused. Lukk ei sisalda käivitusolekute kellasignaale, samas kui klambrid nõuavad kella käivitamist, nagu on näidatud alloleval joonisel:
Ülaltoodud joonisel on kujutatud SR-riivi ja SR-flip-flop. Ülaltoodud flip-flopi puhul on näidatud kella impulss.
SR Flip Flop
SR-flip-flop on täpselt nagu SR-riiv, millel on täiendav kellafunktsioon. Kella päästiku funktsioon seab flip-flopi seisukorda ja kella impulsi puudumisel käitub klapp surnud.
SR Flip Flopi plokkskeem on näidatud allpool:
Vooluahela skeem
SR-flip-flops koosnevad põhiliselt NAND-väravatest, nagu ka SR-riiv. Kuid kellasisend on näidatud kahe esimese NAND-värava vahel näidatud kella käivitamiseks, nagu allpool näidatud:
Tõe tabel
Tõe tabel, mis sisaldab kõiki nelja võimalikku sisendikombinatsiooni S & R terminalides koos kahe väljundi olekuga, Q & on tabelina toodud allpool:
Kella sisendit hoitakse alati väärtusel E=1, et võimaldada SR-flip-flopi tööd. Allpool käsitletakse nelja sisendite ja väljundite kombinatsiooni.
1: kui S = 0, R = 1 (määratud):
Väljund Q saavutab kõrge oleku, kui S=0 & R=1
2: kui S=1, R=0 (lähtestamine):
Väljund Q muutub nulliks, samas kui väljund Q’=1, kui S=1 ja R=0.
3: kui S=1, R=1 (muutusteta):
Väljund jääb eelmisesse olekusse, mida meenutab SR-flip flop.
4: kui S = 0, R = 0 (määramatu):
Väljundid on määramatud, kuna mõlemad sisendid on madalad.
Lülitusskeem
SR-flip-flop lülitusskeemi saab allpool joonistada S- ja R-sisendite kõrge ja madala oleku jaoks koos väljunditega. Lülitusskeem tundub korras, kuni mõlemad sisendolekud muutuvad nulliks ja väljundid muutuvad kehtetuks. Pärast kehtetut olekut muutub SR-flip-flop ebastabiilseks, samas kui üks väljund võib lülituda kiiremini kui teine, mille tulemuseks on ebamäärane käitumine.
SR Flip Flopi tüübid:
SR-klappe saab ehitada AND-, NAND- ja NOR-värava abil. Konfiguratsiooni üksikasju koos iga tüübi tõesuse tabelitega käsitletakse allpool.
1- Positiivne NAND Gate SR Flip Flop
Positiivne NAND-värava klapp lisab põhilisele SR-flip-flopile kaks täiendavat NAND-väravat. Positiivne NAND-värav lülitub seadistamise ja lähtestamise olekutesse, rakendades põhi-SR-flip-flopis madalate sisendite asemel kõrget sisendit. Teisisõnu annab S-klemmi sisend „1” seatud oleku, samas kui sisend „1” terminalis R annab lähtestamise.
Veelgi enam, kehtetu oleku juhtum ilmub nüüd siis, kui mõlemad sisendid on kõrged, samas kui mõlema nullsisendi väljundid ei muutu.
2-NOR Gate SR Flip Flop
SR-i plätusid saab konstrueerida ka kahe NOR-värava abil. See konfiguratsioon töötab sarnaselt positiivse NAND-värava konfiguratsiooniga. Seadistamise ja lähtestamise oleku vallandab kõrge impulss või madala impulsi asemel '1' või SR-flip-flop põhikonfiguratsioonis '0'. Tõelisuse tabel näitab samu väljundi olekuid kui positiivse NAND-värava SR-flip-flop.
3-kellaga SR Flip Flop
Kellaga SR-flip flopid võtavad oma sisendid kahest JA-väravast. Üks JA-värava sisenditest on SR-flip-flopi klemmide sisendsignaal, samas kui teine sisend on kell või luba. Kellimpulss mängib selles konfiguratsioonis olulist rolli. Kellimpulss võib vastavalt vajadusele sisse või välja lülitada kahte täiendavat NAND-väravat, et tagada väljundi oleku parem juhtimine. Kui lubamissisend 'EN' on kõrge, pakuvad väljundit kõik NAND-värava funktsioonid. Kui lubamissisend 'EN' on madal, katkestatakse kaks täiendavat NAND-väravat ja SR-flip-flop tuletab meelde eelmised olekud.
Rakendus – lülitage tagasilöögiahelat
SR-flip flopid on servast käivitatavad ja nad vahetavad oma olekut üsna sujuvalt. Need võivad kõrvaldada mehaaniliste lülitite põrkumise. Põrkumise nähtus ilmneb siis, kui väline mehaaniline lüliti ei tööta täielikult sisekontaktidega ja kontaktid põrkuvad enne nende sulgemist või avamist. See protsess loob hulga soovimatuid signaale, mis võivad enne tegelike sisendite rakendamist ootamatult käivitada loogikaväravad.
Lüliti tagasilöögi konfiguratsioonis on mehaanilise lüliti kontaktid ühendatud põhilise SR-flipflopi seadistus- ja lähtestusklemmidega, nagu allpool näidatud:
Kuna SR-klapid käivitatakse servast, arvestatakse algsisendi olekut väljundi genereerimisel, sõltumata sisendi hilisematest kõikumistest. Isegi kui lülitite põrkumise tõttu tekib rida suletud avatud olekuid, nagu allpool näidatud, peab väljund ikkagi olema üks sujuv impulss.
Järeldus
Järjestikused loogikaahelad erinevad kombineeritud ahelatest mäluühikute alusel. Need loogikaahelad sõltuvad ka varasematest sisendolekutest ja praegustest sisendolekutest. Need ahelad suudavad säilitada oma väljundi kõrgel või madalal tasemel isegi siis, kui sisendid aja jooksul muutuvad. Kõige tavalisem näide järjestikuste loogikaahelate kohta on SR-flip flopid. Need on nagu SR-riiv koos täiendavate mäluüksustega.