Flip-flops kasutatakse andmete salvestamiseks ja infovoo juhtimiseks arvutites ja sideseadmetes. Erinevalt flip-flopist võib riiv muuta oma väljundit, kui teatud sisend on aktiivne. Nii riiv kui ka flip-flop on erinevad. Lukk on tasemetundlik, samas kui klapp on servatundlik.
Saate võrrelda riivi ja klambrit, vaadates, kuidas need sisendsignaalile reageerivad. Sulgur muudab oma väljundit vastavalt sisendsignaali tasemele. Sisendi signaal on kõrge või madal. Flip-flop muudab oma väljundit vastavalt sisendsignaali üleminekule. See tähendab, et kõrge ja madala asemel sisendsignaal kas tõuseb või langeb.
Flip-flops on erinevat tüüpi, näiteks SR, JK, D ja T Flip-Flop. Selles artiklis käsitletakse üksikasjalikult D-tüüpi flip-flopi. D-tüüpi flip-flopi saate kujundada SR-i plätudega. D-tüüpi flip-flopi S- ja R-sisendite vahele tuleb ühendada NOT-värav ning mõlemad sisendid on omavahel seotud. Võite kasutada D-tüüpi klambrit SR-i plätude asemel, selle konfiguratsiooni jaoks on vaja ainult olekut SET ja RESET.
Kiire ülevaade:
- Mis on D-tüüpi Flip-Flop?
- D-tüüpi flip-flop vooluahel
- Ajastusskeem
- D-tüüpi flip-flopi tõetabel
- D-tüüpi Flip Flopi ülem-alluv konfiguratsioon
- Master-Slave D-tüüpi Flip-Flop vooluahel
- D-tüüpi Flip Flop sagedusjaotuse jaoks
- D Flip Flops andmelukudena
- Läbipaistev andmelukk
- D-tüüpi flip-flop IC-d
- Järeldus
Mis on D-tüüpi Flip-Flop?
D-tüüpi flip-flop (Delay flip-flop) on taktsagedusega digitaallülituse element, millel on kaks stabiilset olekut. Seda tüüpi flip-flop kasutab oma sisendis ühe kella tsükli viivitust. Tänu sellele saate viivitusahelate loomiseks ühendada mitu D-tüüpi klambrit kaskaadina. D-tüüpi plätudel on erinevad rakendused, eriti digitaaltelevisioonisüsteemides.
D-tüüpi flip-flop vooluahel
Lihtne D-tüüpi Flip-Flop sisaldab nelja sisendit ja kahte väljundit. Need sisendid on:
1. Andmed
2. Kell
3. Määra
4. Lähtestage
D-tüüpi flip-flopi kaks väljundit on üksteisega loogiliselt pöördvõrdelised. Sisendandmed võivad olla kas loogika 0 (madalpinge) või loogika 1 (kõrgepinge). Kella sisendsignaal sünkroniseerib flip-flopi välise signaaliga. Kaks seadistatud ja lähtestatud sisendit hoitakse madalal loogikatasemel. D-tüüpi flip-flopil on kaks võimalikku olekut. Kui flip-flopi andmesisend (D) on 0, lähtestab see flip-flopi ja tulemuseks on väljund 0. Kui andmesisend (D) on 1, seab see flip-flopi ja tulemuseks on väljund 1.
Oluline on märkida, et D-tüüpi klapp erineb D-tüüpi riivist. D-tüüpi riiv ei vaja kellasignaali, kuid D-tüüpi klapp nõuab oma oleku muutmiseks kellasignaali.
Saate konstrueerida D-tüüpi flip-flopi paari SR-riiviga. Pööratud ühendus on vajalik ka ühe andmesisendi jaoks sisendite S ja R vahel. S- ja R-sisendid ei tohi olla samaaegselt kõrged ega madalad. Üks D-tüüpi flip-flopi peamine esiletõst on see, et see võib luua riivi, mis suudab salvestada ja säilitada andmeteavet. Saate seda D-tüüpi flip-flopi riivi kasutada viiteahela loomiseks ja andmete töötlemiseks, kui see on vajalik. D-tüüpi klappe kasutatakse peamiselt sagedusjagurites ja andmesulgurites.
Ajastusskeem
Jaotame ajaskeemi vasakult paremale:
- Ajastusdiagrammi alguses on K on esialgu MADAL. Kui SET läheb korraks HIGH, K muutub KÕRGEKS ja jääb KÕRGEKS. Teisest küljest, kui RESET läheb korraks HIGH, K muutub LOW ja jääb LOW.
- Andmete muutused madalast väärtusest HIGH ei mõjuta K . Väljund ei reageeri ANDMETE muudatustele. Esimese taktimpulsi tõusvas servas, kuna DATA on HIGH, K muutub KÕRGEKS. Kuigi ANDMED muutuvad hetkeks tagasi olekusse LOW ja seejärel tagasi väärtusele HIGH. Kõik see ei mõjuta K . Teise taktimpulsi tõusvas servas on DATA endiselt HIGH ja K püsib ka KÕRGE.
- Liikudes kolmanda taktimpulsi tõusva serva juurde, kui DATA on LOW, K muutub LOW. Neljandas ja viiendas taktimpulsis, kus ANDMED jäävad MADALAKS, K jääb ka igal tõusval serval LOW. Lõpuks, kui tõusev serv tuleb, on DATA HIGH ja K läheb ka KÕRGE.
Pange tähele, et Q̅ on alati vastupidine K . SET-sisend võib muuta väljundi HIGH igal ajal. Samamoodi saate kasutada RESET-sisendit, et lülitada väljund LOW, kui soovite.
D-tüüpi flip-flopi tõetabel
D-tüüpi flip-flopi karakteristikud saab kirjutada D-flip-flopi tõetabeli abil. Tõetabelist näeme, et meil on üks sisend, milleks on D. Samamoodi on meil ainult üks väljund, mis on Q(n+1).
| CLK | D | Q(n+1) | osariik |
| – | 0 | 0 | RESET |
| – | 1 | 1 | SET |
D-tüüpi flip-flopi omaduste tabelis on meil kaks sisendit, D ja Qn. Karakteristikute tabelis on üks väljund Q(n+1).
D-tüüpi loogikadiagrammi põhjal võime järeldada, et Qn ja Qn' on kaks üksteist täiendavat väljundit. Need kaks väljundit toimivad ka värava 3 ja värava 4 sisenditena. Seega Qn, mis on flip-flopi praegune olek, loetakse sisendiks ja Q(n+1), mis on flip-flopi järgmine olek. loetakse väljundiks.
| D | Qn | Q(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Kasutades D-tüüpi plätude iseloomulikku tabelit, saame kirjutada K-kaardi Boole'i avaldise kahe muutujaga K-kaardist.
D-tüüpi Flip Flopi ülem-alluv konfiguratsioon
D-tüüpi flip-flopi käitumise parandamiseks saame D-tüüpi flip-flopi väljundi lõppu lisada teise SR-flip-flopi. Selle tulemusena aktiveeritakse D-tüüpi flip-flopi väljundist saadav täiendav kellasignaal. Selle tulemusena moodustub Master-Slave D-tüüpi flip-flop. Kui kellasignaali esiserv (madal-kõrge) tuleb, lukustatakse sisendtingimus peamise flip-flopis. Samal ajal kui peamise D-tüüpi flip-flopi väljund deaktiveeritakse.
Samamoodi aktiveeritakse teise astme alam, kui saabub kellasignaali lõpp- või langev serv (High-to-Low). Kui taktimpulss läheb kõrgelt madalale (negatiivse impulsi ajal), muutub väljund. Saate kujundada Master-Slave D-tüüpi klapid kahe riivi kaskaadiga, kusjuures mõlemal on vastupidised kellafaasid.
Master-Slave D-tüüpi Flip-Flop vooluahel
Seega näete D-tüüpi ülem-alluvahelast, kuidas ülem-flip-flop laadib D-sisendist andmeid, kui D-tüüpi ülem-alluv-ahelas taktimpulss tõuseb. See paneb kapteni sisse lülitama. Kellampulsi teisel serval (langeval serval) laadib alluv klapp nüüd andmed ja lülitab alamseadme SISSE.
Üldiselt tähendab see konfiguratsioon seda, et üks flip-flop on alati SEES, teine aga VÄLJAS. Pange tähele, et selle ülem-alluv-flip-flop-konfiguratsiooni väljund Q hõivab D väärtuse ainult siis, kui rakendatakse täielikku taktimpulsi tsüklit. See täielik tsükkel peaks sisaldama nii juhtivat kui ka langevat serva konfiguratsioonis 0-1-0.
D-tüüpi Flip Flop sagedusjaotuse jaoks
Sagedusjagurina saate kasutada ka D-tüüpi klambrit. Ühendage D flip-flop väljund Q otse sisendiga D. See loob suletud ahelaga tagasisidesüsteemi. Iga kahe taktimpulsside tsükli puhul lülitub bistabiilsus ümber.
Andmeliiv võib toimida ka kahendjagurina või sagedusjagurina. Selle tulemusel luuakse 2-ga jagamise loendur. See tähendab, et väljundsagedus on taktimpulsi sagedusega võrreldes poole väiksem.
Kaasades D-tüüpi flip-flopi ümber tagasisideahela süsteemi, saate luua ka erinevat tüüpi flip-flop ahelaid, näiteks T-tüüpi plätusid, mida tuntakse ka T-tüüpi bistabiilsete plätudena. See binaarloendurite T-tüüpi flip-flop võib töötada nagu kahega jagamise skeem, nagu allpool näidatud.
Ülaltoodud lainekuju põhjal võime järeldada, et kui väljund Q antakse tagasisidena sisendklemmile D, on väljundimpulsside sagedus Q juures täpselt võrdne poolega (ƒ/2) sisendi taktsagedusest (ƒ IN ). Teisisõnu, see ahel saavutab sagedusjaotuse, jagades sisendsageduse kahega. Q läheb 1-ni kord kahe kellatsükli järel.
D Flip Flops andmelukudena
D-flip-flops koos sagedusjaotusega võivad toimida ka andmelukudena. Andmeliiv on seade, mis säilitab või meenutab oma sisendis olevaid andmeid. See töötab tegelikult ühebitise mäluseadmena. Selliseid IC-sid on lihtne leida TTL 74LS74 või CMOS 4042 Quad formaadis. Need IC-d on spetsiaalselt loodud andmete lukustamise eesmärgil.
4-bitise andmeluku loomiseks ühendage neli 1-bitist andmeliivi kokku. Samuti veenduge, et kõigi nende 1-bitiste andmesulgurite kellasisendid on omavahel ühendatud ja sünkroonitud. Allpool on antud 4-bitine andmeside lukustusahel.
Läbipaistev andmelukk
Elektroonikas ja digitaalsetes vooluringides leiate Data Latchi arvukalt rakendusi. Andmeluku abil saate hallata puhverdamist, I/O-pordi haldust, kahesuunalist siini juhtimist ja kuvari juhtimist. See on konstrueeritud nii, et see annab teile mõlemal väga suure väljundtakistuse K ja selle täienduse väljund Q̅ . Selle tulemuseks on impedantsi mõju ühendatud vooluringidele.
Enamasti avastate, et üksikuid 1-bitisi andmeliive tavaliselt ei kasutata. Kaubanduslikult saadavad IC-d integreerivad mitu individuaalset andmesulgurit (4, 8, 10, 16 või 32) ühte paketti. Näiteks on 74LS373 Octal D-tüüpi läbipaistev riiv.
Võite mõelda, 74LS373 seadmena, millel on kaheksa D-tüüpi plätud selle sees. Igal flip-flopil on andmesisend D ja väljund K . Kui kellasisend (CLK) on HIGH, ühtib iga klapi väljund andmesisendiga. See tähendab, et andmesisend on väljundile läbipaistev või nähtav. Selles avatud olekus tee alates D̅ sisestada Q̅ väljund on läbipaistev. See võimaldab andmetel takistusteta läbi voolata, mistõttu on antud nimi läbipaistev riiv.
Teisest küljest, kui kella signaal on LOW, sulgub riiv. Väljund kl Q̅ lukustatakse enne kella signaali muutumist olemasolevate andmete viimase väärtusega. Sel hetkel, Q̅ ei muutu enam vastuseks D̅ .
D-tüüpi flip-flop IC-d
Nii TTL- kui ka CMOS-pakettides on saadaval erinevat tüüpi D-flip-flop IC-sid. 74LS74 on üks sagedamini kasutatavaid valikuid, mida võite kaaluda. See on Dual D flip-flop IC, mis sisaldab ühes kiibis kahte individuaalset D-tüüpi bistabelit. Seda kasutades saate luua ühe või ülem-alluv lüliti plätud.
Saadaval on ka mõned muud D-tüüpi flip-flop IC-ahelad, näiteks 74LS174 HEX D-flip-flop, millel on otsene selge sisend. Teine D-flip-flop IC on täiendavate väljunditega 74LS175 Quad D-flip-flop. 74LS273 Octal D-tüüpi plätusid on kokku 8 D-tüüpi plätud. Kõigil neil kaheksal plätudel on selge sisend. Kõik need sisendid on ühendatud ühte paketti.
Järeldus
D-tüüpi Flip-Flopi saab kujundada kahe vastastikku asetseva SR-riivi abil. S ja R sisendite vahel kasutatakse ka inverterit. See väljastab ühe D (andmete) sisendi. Põhilisele D-tüüpi flip-flopile saate lisada teise SR-flip-flopi. See parandab D-tüüpi flip-flopi tööd. Saate selle SR-i klambri ühendada D-tüüpi flip-flopi väljundiga. See töötab ainult siis, kui kella signaal on algsele signaalile vastupidine. Seda konfiguratsiooni tuntakse ka kui Master-Slave D flip-flop.
Nii D-tüüpi riiv kui ka D-tüüpi flip-flop on erinevad. Latchil pole kellasignaali, samas kui D-tüüpi flip-flop sisaldab kellasignaali. D-flip-flop on servast käivitatav seade. Sisendandmete edastamist juhitakse tõusva või langeva kella serva abil. Teisest küljest on andmeliitrid, nagu andmeliiv ja läbipaistev riiv, tasemetundlikud seadmed.